Schema's gedownload (Algemeen)

door henk vdb , Breda, 07-11-2022, 23:09 (751 dagen geleden) @ Hans van Kampen
Gewijzigd door henk vdb, 07-11-2022, 23:12

En toen bleef het stil.....
Dat kan natuurlijk niet met weer zo'n interessant geval.
Ik zal de aftrap geven om te beginnen met de analyse van het schema, dat is nodig om te weten waar we moeten beginnen.

De teller bestaat uit D4 t/m D8, deze zijn gelijk aan 7490 tellers. Ze zijn alle vier als BCD counters (10-tellers) geschakeld. D5 doet de eenheden, D6 de tientallen, D7 de honderdtallen en D8 de duizendtallen.

Het geheel van de vier digits counter heeft een clock-ingang (X36/1) en een reset-ingang (X35/4). Waar komen deze clock en reset vandaan? Dat is me (nog) niet duidelijk uit de schema's.

Als de resetlijn (X35/4) actief is (H) dan zijn alle uitgangen van de counters L en reageert het geheel NIET op clockpulsen. pas als de reset lijn NIET actief is (L) kunnen de tellers clockpulsen tellen.

De teller uitgangen gaan naar een schuifregister bestaande uit D9, D10, D11 en D12. Deze IC's zijn gelijk aan 7495 (4-bits parallel loadable) schuifregisters. Ze staan in serie zodat een 16 bits schuifregister ontstaat. De 4x (4 bits per teller) worden dus parallel (= tegelijk) aan het totale schuifregister toegevoerd en kunnen dan serieel uitgeclockt worden om verderop als videosignaal omgezet te worden.

Wie mijmert er verder?